7.1.6计数器及一般时序电路的VHDL描述方法
上一节
下一节
7.1.6计数器及一般时序电路的VHDL描述方法:(在线学习)
1.第1-3问题讲解:
2.第4-5问题讲解:
3.课后练习思考:
(1)在“4.3.6.3【例4-13】拓展”讲解的基础上利用日控制信号F及本单元第4问的日月计数器设计,完成年/月/日计数电路,暂时不考虑闰年问题。
(2)设计一个能接收0.5元和1元两种硬币的投币机,饮料仍然是2元一罐。提示:这个一般时序电路的输入信号有两个了。

