数字电路与逻辑设计---福建省一流线上课程

方怡冰

目录

  • 1 第1周
    • 1.1 1.1 课程简介
      • 1.1.1 课程思政：半导体芯片发展及卡脖子问题
    • 1.2 1.2 数字电路与模拟电路的区别
    • 1.3 1.3 数制
    • 1.4 1.4 码制-8421BCD
    • 1.5 1.5 其它BCD码的表示方法
    • 1.6 1.6 两个8421BCD码加法运算
    • 1.7 1.7 两个2421BCD码相加
    • 1.8 1.8 两个2421码加法运算的VHDL描述
      • 1.8.1 FPGA是什么
  • 2 第2周
    • 2.1 1.9  格雷码
    • 2.2 2.1基本逻辑门及第一章作业讲解
      • 2.2.1 课程思政：EDA软件
    • 2.3 2.2逻辑表达式及其电路意义
    • 2.4 2.3 通过例2-1学习与逻辑函数相关的概念、设计方法
  • 3 第3周
    • 3.1 2.4第二章例题与习题讲解
    • 3.2 2.5拓展---利用软件进行电路设计
    • 3.3 3.1 CMOS非门、与非门和或非门电路
    • 3.4 3.2 CMOS其它门电路
  • 4 第4周
    • 4.1 3.3 TTL门电路
    • 4.2 3.4  第三章习题讲解
    • 4.3 4.1组合逻辑电路的分析与设计
    • 4.4 4.2组合逻辑电路的竞争与冒险
  • 5 第5周
    • 5.1 4.4.1中规模编码器及其VHDL描述、中规模译码器138
      • 5.1.1 拓展-中规模优先编码器74HC148及其级联
    • 5.2 4.4.2中规模译码器应用、数据选择器及其VHDL描述和应用
    • 5.3 4.4.3数据选择器应用（续：实现最小、大项表达式电路）
  • 6 第6周
    • 6.1 4.4.4-5比较器、加法器及其VHDL描述
    • 6.2 小组任务1
    • 6.3 4.4.6.组合电路设计举例
    • 6.4 4.4.7组合电路设计举例-拓展
    • 6.5 可编程设计概述
  • 7 第7周
    • 7.1 VHDL语法简介、设计举例
    • 7.2 5.1电位型触发器（在线学习）
    • 7.3 5.2钟控JK触发器（在线学习）
      • 7.3.1 翻转课堂：设计7路抢答器
    • 7.4 5.3触发器的VHDL描述（在线学习）
      • 7.4.1 5.4 第5章VHDL习题讲解（在线学习）
  • 8 第8周
    • 8.1 6.0时序逻辑电路概述（在线学习）
    • 8.2 6.1.1-3小规模计数器电路分析与设计（在线学习）
      • 8.2.1 翻转课堂：多功能计数器的设计
      • 8.2.2 课堂翻转：设计一个8路取样保持电路
    • 8.3 6.1.4-5小规模一般时序电路分析与设计（在线学习）
      • 8.3.1 翻转课堂：解决多功能计数器设计时，X变化过程，计数器出现伪码的问题
    • 8.4 6.1.6计数器及一般时序电路的VHDL描述方法
      • 8.4.1 翻转课堂：多功能计数器的VHDL描述
    • 8.5 6.2.1-2小规模移位寄存器电路分析
  • 9 第9周
    • 9.1 6.2.3-5小规模序列信号发生器电路
      • 9.1.1 实验七，八的应用设计：序列信号的产生与接收检测
    • 9.2 6.3.1-2中规模计数器电路（在线学习）
      • 9.2.1 翻转课堂：基于74系列芯片的万年历设计
    • 9.3 6.3.3中规模脉冲分配器电路
    • 9.4 6.3.4计数器设计序列信号发生器
  • 10 第10周
    • 10.1 6.4.1中规模移位寄存器芯片介绍
    • 10.2 6.4.2串并转换电路分析
    • 10.3 6.4.3并串转换电路分析
    • 10.4 6.4.4序列信号发生与接收检测
      • 10.4.1 翻转课堂：红外传输系统的设计与仿真
  • 11 第11周
    • 11.1 6.5第六章习题讲解
      • 11.1.1 习题讲解
    • 11.2 6.6.1 项目训练-基于FPGA的四路抢答器设计
    • 11.3 6.8.4项目训练-基于FPGA的乒乓球游戏设计
  • 12 课程实验
    • 12.1 实验一  逻辑门的电压传输特性及参数测量
    • 12.2 实验二  组合逻辑电路的应用(一)
    • 12.3 实验三  可控4位代码转换器
    • 12.4 实验四 用VHDL语言设计组合逻辑数据传输系统
    • 12.5 实验五 组合逻辑电路的应用(二)
    • 12.6 实验六 触发器及移位寄存器的应用(一)
    • 12.7 实验七  用PLD设计时序逻辑电路(一)
    • 12.8 实验八 用PLD设计时序逻辑电路（二）
    • 12.9 实验九 触发器及移位寄存器的应用(二)
    • 12.10 实验十 MSI计数器的应用（一）
    • 12.11 实验十一 MSI计数器的应用(二)
    • 12.12 实验十二  用PLD设计时序逻辑电路(三)
    • 12.13 实验十三 用PLD设计计数器
    • 12.14 实验十四 数字信号的发送与接收
  • 13 课程设计-基于FPGA
    • 13.1 13.1 基于FPGA的设计-万年历
    • 13.2 13.2 基于FPGA的设计-红外通信
    • 13.3 13.3 万年历的时、分信号红外通信
    • 13.4 13.4 坡道自动循迹小车
    • 13.5 13.5基于 FPGA 的“智能送药小车”字模识别设计
    • 13.6 13.6 小车跟随系统
  • 14 电子设计参考书
    • 14.1 参考书目录
  • 15 学过数字电路，没有VHDL基础的请进
    • 15.1 15.1从74系列芯片搭接数字钟学习QUARTUSII软件
    • 15.2 15.2从设计数字钟计数器学习VHDL
    • 15.3 15.3用VHDL描述设计ASK调制解调电路
小组任务1

小组任务1：做一个2421码加法器，分别用PROTEUS/QUARTUSII软件进行设计，通过QUARTUSII软件下载到FPGA/CPLD板上调试。

QUARTUSII软件上的设计操作步骤：