实验十五  简易数字钟

一、实验目的：

1.掌握用VHDL语言设计数字钟的方法。

  2.学会用显示译码器、数码管进行动态显示。

  二、实验要求：

   掌握较复杂数字电路的设计方法，合理利用前期实验电路模块进行综合设计。

 三、实验内容：

  1.本实验要求自主设计、仿真、下载、调试。 

  2.设计一个能进行时、分、秒计时的数字钟电路。

  3.参考设计结果如下：

  

  四、教学视频：