4.5比较器、加法器及其VHDL描述
上一节
下一节
4.5比较器、加法器及应用
1.比较器:
做两个8421码加法电路的设计,利用比较器作为和大于9的判断电路。
2.加法器及应用
例4-5:两个2421码数据相加、和的调整个电路设计,利用中规模芯片设计
以下两个视频分别是用门电路设计伪码判断信号;加6、减6调整设计:

