15.2从设计数字钟计数器学习VHDL

本小节文档见15.1的PPT，从29页开始。

       通过上述视频讲解，既学习了硬件描述语言又学习了数字钟的描述设计，可以看出设计方法仍是计数器及其级联，说明传统的74系列芯片的逻辑设计，是FPGA电路设计的基础。上述方法设计的万年历（包含前述数字钟）经过下载验证结果正确。

      从传统74系列芯片设计到VHDL硬件描述语言设计，是从“物理拼接”到“逻辑描述” 的电路设计范式升级，前者是底层硬件实现，后者是高层逻辑抽象，两者在复杂电路设计中常配合使用。

1. 核心设计方式：物理 vs 逻辑

• 74系列芯片设计：属于物理层面的搭建，需手动选择7400（与非门）、7483（加法器）等具体芯片，通过导线将芯片引脚连接，实现逻辑功能。设计结果是“看得见、摸得着”的电路板，逻辑修改需重新插拔芯片、调整连线。
• VHDL设计：属于逻辑层面的描述，用代码定义电路“该做什么”，无需关注具体芯片。代码经编译后可下载到FPGA/CPLD等可编程器件，逻辑修改仅需修改代码，无需改动硬件。

2. 适用场景：简单 vs 复杂

• 74系列：仅适合简单逻辑电路（如抢答器、计数器），芯片数量有限（通常几十片以内），一旦电路复杂（如CPU、接口控制器），会面临引脚繁多、连线混乱、故障率高的问题。
• VHDL：专为复杂数字系统设计，可描述包含数万甚至数百万门电路的系统（如嵌入式处理器、图像处理器），且支持模块化设计，能大幅降低复杂电路的开发难度。

3. 两者关系：底层支撑与高层抽象

       VHDL的逻辑描述最终仍需“落地”为物理电路，而74系列芯片本质是固化的简单逻辑单元——VHDL编译后生成的门级网表，其底层逻辑单元（与门、或门、触发器）与74系列芯片的核心功能一致，相当于用代码“虚拟搭建”了无数个“74系列级别的小模块”，再由可编程器件硬件实现。