15.3用VHDL描述设计ASK调制解调电路

本节内容设计完成数字钟信号的无线发送和接收，利用ASK调制、同步时钟提取、ASK解调完成设计，主要学习VHDL描述的方法。

设计结果：利用导线把发送电路的信号输出端和接收电路的信号输入端连接后，电路发-收功能正确，说明本设计方法正确。