4.4.5比较器、加法器及其VHDL描述
上一节
下一节
4.4.5比较器、加法器及应用
1.比较器:
2.加法器应用及其VHDL描述
例4-5:两个2421码数据相加、和的调整个电路设计,利用中规模芯片设计
数值比较器(视频10分31秒开始)和加法器(视频19分35秒开始)
目录
4.4.5比较器、加法器及应用
1.比较器:
2.加法器应用及其VHDL描述
例4-5:两个2421码数据相加、和的调整个电路设计,利用中规模芯片设计
数值比较器(视频10分31秒开始)和加法器(视频19分35秒开始)