数字电路

目录

  • 1 数字电路中的数和编码
    • 1.1 十进制数的二进制编码
      • 1.1.1 有权码和无权码
    • 1.2 格雷码
      • 1.2.1 8421BCD码的运算
    • 1.3 用补码表示负数
  • 2 数字逻辑基础
    • 2.1 逻辑变量和逻辑系统
      • 2.1.1 基本逻辑运算
      • 2.1.2 布尔代数公理及其他常用逻辑运算
      • 2.1.3 真值表
    • 2.2 逻辑代数的基本定律
      • 2.2.1 布尔代数的常用公式
      • 2.2.2 布尔代数的三个规则
    • 2.3 逻辑函数的标准表达式
      • 2.3.1 逻辑函数的最小项表达式
      • 2.3.2 逻辑函数的最大项表达式
      • 2.3.3 最小项表达式和最大项表达式的关系
      • 2.3.4 非标准表达式到标准表达式的转换
      • 2.3.5 任意项及其表示
    • 2.4 代数法化简逻辑函数
    • 2.5 卡诺图法化简逻辑函数
      • 2.5.1 逻辑函数的卡诺图表示
      • 2.5.2 卡诺图化简的步骤及举例
      • 2.5.3 多输出函数的化简
  • 3 集成逻辑门电路
    • 3.1 数字集成电路的发展
    • 3.2 二极管与门电路
    • 3.3 三极管反相器
    • 3.4 TTL集成逻辑门电路
      • 3.4.1 TTL逻辑门的特性参数
    • 3.5 其他TTL集成门电路
      • 3.5.1 典型TTL特性参数
    • 3.6 CMOS集成电路
      • 3.6.1 CMOS反相器
      • 3.6.2 其他CMOS逻辑电路
      • 3.6.3 CMOS集成电路的使用
    • 3.7 ECL集成电路
      • 3.7.1 基本ECL门的组成
      • 3.7.2 ECL电路的特点
  • 4 组合逻辑电路
    • 4.1 组合逻辑电路的特点
    • 4.2 组合逻辑电路的分析
      • 4.2.1 组合逻辑电路的分析步骤
      • 4.2.2 组合逻辑电路分析举例
    • 4.3 组合逻辑电路的设计
      • 4.3.1 组合逻辑电路的设计步骤
      • 4.3.2 组合逻辑电路的实现方式
      • 4.3.3 组合逻辑电路设计举例
    • 4.4 中规模组合逻辑电路
      • 4.4.1 加法器和减法器
      • 4.4.2 编码器
      • 4.4.3 译码器
      • 4.4.4 数据选择器
      • 4.4.5 数值比较器
    • 4.5 中规模组合电路用于逻辑设计
      • 4.5.1 译码电路用作函数发生器
      • 4.5.2 用数据选择器作函数发生器
      • 4.5.3 用全加器作为数码转化器
    • 4.6 组合逻辑电路的竞争与冒险
      • 4.6.1 冒险的分类
      • 4.6.2 冒险的识别和消除
  • 5 集成触发器
    • 5.1 时序逻辑电路的特点
    • 5.2 触发器的基本特性
    • 5.3 触发器的记忆作用
    • 5.4 电位型触发器
      • 5.4.1 基本RS触发器
      • 5.4.2 可控RS触发器
      • 5.4.3 其他可控触发器
      • 5.4.4 可控电位型触发器的局限性
      • 5.4.5 电位型触发器的应用：锁存器
    • 5.5 钟控型触发器
      • 5.5.1 主从触发器
      • 5.5.2 边沿触发器
    • 5.6 触发器的逻辑符号
    • 5.7 CMOS触发器
      • 5.7.1 带使能端D触发器
      • 5.7.2 CMOS主从D触发器
      • 5.7.3 CMOS JK触发器
    • 5.8 触发器的转换
    • 5.9 集成触发器的时间参数
    • 5.10 钟控触发器构成的常用时序电路
      • 5.10.1 寄存器
      • 5.10.2 移位寄存器
      • 5.10.3 计数器
  • 6 时序逻辑电路
    • 6.1 时序电路的分类和描述
      • 6.1.1 时序电路的分类
      • 6.1.2 时序电路的描述
    • 6.2 同步时序电路的分析
      • 6.2.1 同步时序电路的一般框图
      • 6.2.2 序列信号发生器
    • 6.3 移位寄存器构成的时序电路
      • 6.3.1 环形计数器
      • 6.3.2 扭环形计数器
    • 6.4 常用时序电路的设计
      • 6.4.1 计数器的设计
      • 6.4.2 序列信号发生器的设计
      • 6.4.3 M序列发生器
    • 6.5 异步计数器
    • 6.6 中规模时序集成电路
      • 6.6.1 中规模同步计数器
      • 6.6.2 中规模计数器的应用
      • 6.6.3 中规模计数器的级联
      • 6.6.4 中规模移位寄存器
    • 6.7 计数器用于逻辑设计
    • 6.8 一般时序电路的分析
      • 6.8.1 一般时序电路的分析过程和特点举例
    • 6.9 一般时序电路的设计
      • 6.9.1 状态表的建立
      • 6.9.2 状态表的简化
      • 6.9.3 状态分配
  • 7 大规模数字集成电路
    • 7.1 大规模数字集成电路的概述
    • 7.2 存储器
      • 7.2.1 存储器的分类
      • 7.2.2 ROM作为逻辑器件
      • 7.2.3 存储器容量的扩展
    • 7.3 可编程逻辑阵列
    • 7.4 可编程阵列逻辑
    • 7.5 通用阵列逻辑
    • 7.6 复杂可编程逻辑器件
    • 7.7 现场可编程门阵列
    • 7.8 CPLD和FPGA的比较
  • 8 数模和模数转换
    • 8.1 数模转换器
      • 8.1.1 数模转换器的基本要求
      • 8.1.2 数模转换器的主要参数
      • 8.1.3 数模转换器的一般框图
      • 8.1.4 权电阻网络数模转换器
      • 8.1.5 三种较为复杂的数模转换器
      • 8.1.6 数模转换器的选用
    • 8.2 模数转换器
      • 8.2.1 模数转换器的一般过程与主要参数
      • 8.2.2 一些典型的模数转换器
      • 8.2.3 模数转换器的选用
  • 9 VHDL描述逻辑电路
    • 9.1 基于硬件描述语言的设计过程
    • 9.2 VHDL描述的基本结构
    • 9.3 数据类型、运算符和表达式
      • 9.3.1 枚举类型与数组类型
      • 9.3.2 VHDL运算符和表达式
    • 9.4 数据流描述
      • 9.4.1 并行赋值语句
      • 9.4.2 条件赋值语句
      • 9.4.3 选择信号赋值语句
    • 9.5 性能描述
      • 9.5.1 PROCESS语句
      • 9.5.2 信号和变量赋值语句
      • 9.5.3 分支语句和循环语句
    • 9.6 结构描述
      • 9.6.1 部件声明语句
      • 9.6.2 部件描述语句
    • 9.7 VHDL描述组合逻辑电路
      • 9.7.1 译码电路的描述
      • 9.7.2 编码器的描述
    • 9.8 触发器的VHDL描述
      • 9.8.1 电位型触发器的VHDL描述
      • 9.8.2 钟控型触发器的VHDL描述
    • 9.9 时序部件的VHDL描述
      • 9.9.1 计数器的VHDL描述
      • 9.9.2 移位寄存器的VHDL描述
      • 9.9.3 时序机的VHDL描述
时序部件的VHDL描述
  • 1 时序部件的VHDL描述
  • 2 时序部件的VHDL描述
暂无内容