本节教学内容：

1、主存储器的概述

2、半导体存储器芯片简介

教学目的和要求：

1、理解主存储器的基本组成；

2、掌握半导体存储芯片的译码驱动方式；

3、掌握主存的技术指标；

4、了解存储芯片的基本结构。

重点：1、存储器芯片的译码驱动方式；

    2、主存储器的性能指标。

难点：1、半导体存储芯片的基本结构以及工作原理

第1讲 主存储器概述

一、知识要点

1、主存的基本结构

3、主存的性能指标

二、教学安排

首先，介绍存储器的层次结构，计算机为什么要这样来划分层次结构，然后介绍主存中存储单元地址寻址的情况，讲解这部分时要注意帮学生区分存储地址与存储内容，最后逐一介绍主存的各项技术指标。

三、教学内容

1、主存储器概述

现代计算机的主存都由半导体集成电路构成，下图中的驱动器、译码器和读写电路均制作在存储芯片中，而MAR和MDR制作在CPU芯片内。存储芯片和CPU芯片可通过总线连接。

主存储器由存储体、寻址系统、存储器数据寄存器、读写系统及控制线路等组成，如下图所示：

1）存储体

存储体是一个由存储单元按照一定规则排列起来的存储阵列。存储体是存储器的核心，是存储信息的实体。

2）寻址系统

寻址系统就是读出和写入信息的地址选择机构，包括存储器地址寄存器（MAR）和地址译码器。

地址译码器接收来自地址寄存器的n位地址，经译码后产生2n 个地址选择信号，并从2n个单元中选出一个单元。通常用X选择线（行线）和Y选择线（列线）的交叉来选择所需要的单元。　

存储器地址寄存器MAR具有地址缓冲功能，可使CPU和主存的速度都得到充分发挥和提高。MAR从功能上看属于主存，但在一些微型机中常被放在CPU内，并可兼作别用，在速度要求较高的计算机中，CPU与主存中都设有地址寄存器。

3）存储器数据寄存器（MDR）

一般把存储器数据寄存器MDR作为存储器接收输入数据和发出输出数据用的数据缓冲器件。在数据传送中，它可以起到数据缓冲作用，使CPU与主存速度相匹配，从而使两者的速度都能得到发挥和提高。

4）读写系统

读写系统包括写入信息和读出信息所需线路。写入信息所需线路包括写入线路、写驱动器等；读出信息所需线路包括读出线路、读驱动器和读出放大器等。

5）控制线路

无论是读或写操作，都需要由一系列明确规定的连续操作步骤来完成，这就需要主存时序线路、时钟脉冲线路、读逻辑控制线路、写或重写逻辑控制线路以及动态存储器的定时刷新线路等，这些线路总称为存储器控制线路。存储器控制线路控制逻辑电路接收片选信号CS（Chip Select）及来自CPU的读/写控制信号，形成芯片内部控制信号，并控制数据的读出和写入。

主存储器的工作原理：由CPU发来的地址送到存储器地址寄存器中，在读写控制线路的作用下，经过地址译码后，选中存储体中某一存储单元，对该存储单元进行读/写操作，读出或写入的信息都暂存于存储器数据寄存器中。

2、主存中存储单元地址的分配

主存各存储单元的空间位置是由单元地址号来表示的，而地址总线是用来指出存储单元地址号的，根据该地址可读出或写入一个存储字。不同的机器存储字长也不同，为了满足字符处理的需要，常用8位二进制数表示一个字节，因此存储字长都取8的倍数。通常计算机系统既可按字寻址，也可按字节寻址。例如IBM370机的字长为32位，它可按字节寻址，即它的每一个存储字包含4各可独立寻址的字节，其地址分配如下图所示。字地址是用该字高地址字节的地址来表示，故其字地址是4的整数倍，正好用地址码的末两位来区分一字的4各字节的位置。但对PDP—11机而言，其字长为16位，字地址是2的整数倍，它用低位字节的地址来表示字地址。

由前图所示，对24位地址线的主存而言，按字节寻址的范围是16M，按字寻址的范围为4 M，由后图所示，对24位地址线的主存而言，按字节寻址的范围仍为16M，按字寻址的范围为8 M。

3、主存的技术指标

1）存储容量

在一个存储器中可以容纳的存储单元的总数称为存储容量（Memory Capacity）。

存储单元可分为字存储单元和字节存储单元。所谓字存储单元，是指存放一个机器字的存储单元，相应的单元地址称为字地址；而字节存储单元，是指存放1个字节（8位二进制数）的存储单元，相应的地址称为字节地址。如果一台计算机中可编址的最小单位是字存储单元，则该计算机称为按字编址的计算机；如果一台计算机中可编址的最小单位是字节存储单元，则该计算机称为按字节编址的计算机。一个机器字可以包含数个字节，所以一个字存储单元也可包含数个字节存储单元。

为了描述方便和统一，目前大多数计算机采用字节为单位来表征存储容量。在按字节寻址的计算机中，存储容量的最大字节数可由地址码的位数来确定。例如，一台计算机的地址码为n位，则可产生2n个不同的地址码，如果地址码被全部利用，则其最大容量为2n个字节。一台计算机设计定型以后，其地址总线、地址译码范围也已确定，因此其最大存储容量是确定的，而实际配置存储容量时，只能在这个范围内进行选择，通常情况下主存储器的实际存储容量远远小于理论上的最大容量。一般而言，存储器的容量越大，所能存放的程序和数据就越多，计算机的解题能力就越强。

存储容量的单位通常用KB、MB、GB来表示，K代表210，M代表220，G代表230。

1KB=l024B，1MB=1024KB，1GB=l024MB

2）存取时间

存取时间即存储器访问时间（Memory Access Time），是指启动一次存储器操作到完成该操作所需的时间。

具体地说，读出时为取数时间，写入时为存数时间。取数时间就是指存储器从接受读命令到信息被读出并稳定在存储器数据寄存器中所需的时间；存数时间就是指存储器从接受写命令到把数据从存储器数据寄存器的输出端传送到存储单元所需的时间。

3）存储周期

存储周期又称为访问周期，是指连续启动两次独立的存储器操作所需间隔的最小时间，它是衡量主存储器工作性能的重要指标。存储周期通常略大于存取时间。

4）存储器带宽

存储器带宽是指单位时间里存储器所存取的信息量，是衡量数据传输速率的重要指标，通常以位/秒（bps，bit per second）或字节/秒（Byte/s）为单位。

例如，总线宽度为32位，存储周期为250ns，则

存储器带宽= 32b/250ns = 128Mb/s = 128Mbps

存取时间、存储周期、存储器带宽都反映了主存的速度指标。

四、互动及练习

本次课采用提问的互动方式：

1、在存储器的层次结构中，不同的存储器所起的作用？

请同学们自己谈谈不同层次存储器的作用，然后引入存储器层次结构的概念，以及为什么计算机系统要设置这种层次结构。

第2讲半导体存储芯片简介

一、知识要点

1、半导体存储芯片的基本结构

2、存储芯片的译码驱动方式

3、静态RAM芯片的基本单元电路

二、教学安排

通过存储芯片的基本结构图来给学生讲解存储芯片的结构，以及存储芯片的容量与数据线和地址线的关系，容量的表示方法和公式，通过举例分析半导体存储芯片的两种译码方式，以及适用场合。最后再讲解静态RAM的基本单元电路。

三、教学内容

1、半导体存储芯片的基本结构

半导体存储芯片采用超大规模集成电路制造工艺，在一个芯片内集成具有记忆功能的存储矩阵、译码驱动电路和读／写电路等，如下图所示。

译码驱动能把地址总店送来的地址信号翻译成对应存储单元的选择信号，该信号在读／写电路的配合下完成对被选中单元的读／写操作。

读／写电路包括读出放大器和写入电路，用来完成读／写操作。

存储芯片通过地址总线、数据总线和控制总线与外部连接。

地址先是单向输入的，其位数与芯片容量有关。

数据线是双向的，其位数与芯片可读出或写入的数据位数有关。数据线的位数与芯片容量有关。

地址线和数据线的位数共同反映存储芯片的容量。例如，地址线为10根，数据线为4根，则芯片容量为2¹⁰Í4=4K位，又如地址线为14根，数据线为1根，则芯片容量为16K位。即存储器容量＝2^MÍN，其中M表示地址线根数，N表示数据线根数。

控制线主要有读／写控制线与片选线两种。不同存储芯片的读／写控制线和片选线可以不同。有的芯片的读／写控制线共用1根，有的分用2根. 读／写控制线决定芯片进行读／写操作，片选线用来选择存储芯片。由于半导体存储器是由许多芯片组成的，为此需要用片选信号来确定哪个芯片被选中。例如，一个64KÍ8位的存储器可由32片16KÍ1位的存储芯片组成，如下图所示，但每次读出一个存储字时，只需选中8片。

2、半导体存储芯片的译码驱动方式

半导体存储芯片的译码驱动方式有两种，一种是线选法，或称为字结构方式；另一种是重合法，或称为X-Y译码结构。

1）线选法

上图中，16字×4位的存储器共有64个存储单元，排列成16行×4列的矩阵，每个小方块表示一个存储单元。电路设有4根地址线，可寻址24＝16个地址逻辑单元，若把每个字的所有4位看成一个逻辑单元，使每个逻辑单元的4个存储单元具有相同的地址码，译码电路输出的这16根字线刚好可以选择16个逻辑单元。每选中一个地址，对应字线的4位存储单元同时被选中。选中的存储单元将与数据位线连通，即可按照要求实现读或写操作了。

2）双译码结构

下图是一个双译码结构的16字×1的地址译码存储器。视每个字的1位存储单元构成一个逻辑单元，图中每个小方块表示一个逻辑单元。16个可寻址逻辑单元排列成4×4的矩阵，为减少地址译码电路的输出数量，采用双重译码结构，每个地址译码的输出线数为22＝4根（单译码方式需16根地址输出线）。图中A0、A1是行地址码，A2、A3是列地址码。行、列地址经译码后分别输出4根字线X0～X3和Y0～Y3。X字线控制矩阵中的每一行是否与位线连通，一行中究竟哪个逻辑单元被选中则由Y字线控制。被选中的单元将与数据线连通，以交换信息。

3、静态RAM的基本单元电路

存储器中用于寄存“0”和“1”代码的电路称为存储器的基本单元电路，下图时一个由MOS管组成的基本单元电路。

SRAM中的每一bit存储在由4个场效应管（T₁, T ₂, T₃, T₄）构成两个交叉耦合的反相器中。另外两个场效应管（T ₅, T ₆）是存储基本单元到用于读写的位线(Bit Line)的控制开关。一个SRAM基本单元有0 and 1两个电平稳定状态。SRAM基本单元由两个CMOS反相器组成。两个反相器的输入、输出交叉连接，即第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第一个反相器的输入。这就能实现两个反相器的输出状态的锁定、保存，即存储了1个位元的状态。

图中T₁～T₄是一个由MOS管组成的触发器基本电路，T₅, T₆犹如一个开关，受行地址选择信号控制。由T₁～T₆这6个MOS管共同构成一个基本电路。T₇, T₈受列地址选择控制，分别与位线A’和A相连，它们并不包含在基本单元电路内，而是芯片内同一列的各个基本单元电路所共有的。

假设触发器已存有“1”信号，即A点为高电平。当需读出时，只要使行、列地址选择信号均有效，则使T₅, T ₆, T₇, T₈均导通，A点高电平通过T ₆后，再由位线A 通过T₈作为读出放大器的输入信号，在读选择有效时，将“1”信号读出。

由于静态RAM是用触发器工作原理存储信息，因此即使信息读出后，它仍保持其原状态，不需要再生。但电源掉电时，原存信息丢失，故它属易失性半导体存储器。

一般说来，每个基本单元用的晶体管数量越少，其占用面积就越小。由于硅芯片（silicon wafer）的生产成本是相对固定的，因此SRAM基本单元的面积越小，在硅芯片上就可以制造更多的位元存储，每位元存储的成本就越低。

3、静态RAM芯片举例

Intel 2114芯片的基本单元电路由6个MOS管组成，是一个容量为1K×4位的静态RAM芯片，2114的外特性示意图如下图所示。

图中，A0～A9为地址输入端；I/O1～I/O4为数据输入/输出端；CS（后面用CS*表示）为片选信号（低电平有效）；WE（后面用WE*表示）为写允许信号（低电平为写，高电平为读）；Vcc为电源；GND为接地端。

2114芯片的内部结构示意图如下图所示，

A0～A9为10根地址线，可寻址2¹⁰=1024（1K）个存储单元。I/O1～I/O4为4根双向数据线。WE*为写允许控制信号线，WE*=0时为写入；WE*=1时为读出。CS*为芯片片选信号，CS*=0时，该芯片被选中。由于2114的容量为1024×4位，故有4096个基本存储电路，排成64×64的矩阵。用A3-A8六根地址线作为行译码，产生64根行选择线，用A0～A2与A9 四根地址线作为列译码，产生16根列选择线，而每根列选择线控制一组4位同时进行读或写操作。存储器内部有4路I/O电路以及4路输入/输出三态门电路，并由4根双向数据线I/O1～I/O4引与外部数据总线相连。当CS*＝0与WE* =0时，经门1输出线的高电平将输入数据控制线上的4个三态门打开，使数据写入；当CS*＝0与WE*＝1时，经门2输出的高电平将输出数据控制线上的4个三态门打开，使数据读出。

2114芯片内的存储矩阵结构图如下图所示：

四、互动及练习

本次课采用提问的互动方式：

1、存储器每个单元里面的内容是怎么读出来的？

请同学们先自己讨论，结合系统总线中的数据、地址、控制来分析存储单元里面的内容是怎么读出来的，在学生谈的过程中引导存储单元这部分的知识，并结合上一章总线的内容进行讲解。